先进封装

现代集成电路（IC）越来越依赖于先进的芯片封装技术，以超越单芯片封装的限制。这些技术对于将多个不同的芯片和芯片组集成到功能强大的单个器件中至关重要，可显著提高性能，同时相对降低成本。其中，扇出式晶圆级封装（FOWLP）已成为一种关键方法。与将互连保持在原始芯片尺寸范围内的传统封装不同，FOWLP 将连接扇出到更大的区域，从而实现更高的 I/O 密度，并在重建的晶圆或面板上并排集成多个芯片。
实现高密度集成的其他重要先进封装策略和技术包括：2.5D 和 3D-IC （侧重于芯片的垂直堆叠，有时使用带硅通孔 (TSV) 的叠片进行垂直通信）、系统级封装 (SiP)（包括各种功能组件集成的更广泛术语）以及异构集成和芯片组集成的总体概念。这些先进封装的一个共同点是需要高密度再分布层（RDL）来重新路由信号，并将芯片上的细间距 I/O 焊盘连接到封装基板或电路板上的粗连接。最终，最终封装将这些集成电路封装起来，为电路板提供必要的机械支持和重要的电气连接。

挑战：在不完美的基底上实现精度

随着半导体行业向超高密度扇出封装推进，特征尺寸不断缩小，通常接近 2 微米或更小。这种微型化遇到了内在的变化源，对制造产量提出了挑战。常见问题包括

• 模具偏移：个别模具在放置和粘接过程中可能会偏离预定位置。
• 基片翘曲和变形：在加工步骤中，晶片和面板可能会翘曲或变形。
• 表面地形：不平整的表面会给保持聚焦和分辨率带来挑战。

要在这些条件下生产出高产能的封装，就必须在需要的位置精确地沉积高质量、高分辨率的特征，尽管基板和芯片放置存在这些固有的缺陷。这就要求对各种材料（如硅（用于 TSV）、聚合物、陶瓷和金属）进行高精度的结构设计，以实现必要的扇出和集成电路接触焊盘的映射。

解决方案：无掩模光刻技术的灵活性和精确性

这正是无掩模光刻技术的优势所在。Heidelberg Instruments直接写入技术提供了应对这些挑战所需的关键灵活性。与传统的基于掩模的方法不同，无掩模系统可以

• 应用个性化修正：根据每个基板的具体测量值和特性，对模具偏移、基板变形和翘曲进行定制修正。
• 适应地形：利用先进的自动对焦机制，即使在非平面上也能保持高分辨率。
• 实现快速原型设计和调整：可快速更改设计，无需与新光罩相关的成本和交付周期。

Heidelberg Instruments专业知识

Heidelberg Instruments’ MLA 300 无掩模光刻系统和VPG⁺系统专为要求苛刻的先进封装应用而设计。尤其是MLA 300 ，具有极高的灵活性，几乎可以曝光任何类型的平面基底，包括玻璃、硅、陶瓷和各种有机材料。我们的系统可提供

• 高产量：确保生产具有成本效益。
• 自动失真补偿：直接解决模具偏移和基板翘曲问题。
• 动态自动对焦：在具有挑战性的地形中保持最佳分辨率。

Heidelberg Instruments 在工业光掩膜生产领域拥有 40 年的丰富经验，掌握了即使在先进封装中常见的不完美基底上也能提供可重现的高质量曝光所需的深厚技术诀窍。我们的无掩模光刻解决方案具有实现高产量和下一代集成电子系统所需的适应性和精确性。

请访问以下产品页面，了解我们的系统如何解决您的高级包装难题。