这是关于共封装光学器件和先进光刻技术的三篇系列文章中的第一篇
随着 AI 和其他数据密集型工作负载不断增加处理器、交换机和加速器之间需要传输的数据量，光互连正逐渐向生成和处理这些数据的电子器件靠近。
共封装光学（CPO）正逐渐成为应对这一挑战的解决方案之一。其基本思路十分明确：让光通信更靠近交换或计算芯片，缩短高速电信号的传输距离，并实现光子与电子功能之间更紧密的集成。
这一理念本身并不新颖。真正发生变化的是技术、带宽需求和制造能力的结合，使得 CPO 正变得越来越重要。
在这一系列三篇文章的第一篇中，我们将探讨光学器件如何逐步向芯片靠近，CPO 为何历经如此长时间才走向成熟，以及随着该技术迈向规模化生产，制造灵活性为何可能变得与光子学性能同等重要。
光电集成：实现更紧密融合的目标
随着 AI、云计算和其他数据密集型应用不断扩展，数据传输可能成为制约整个系统性能和能源效率的关键因素。
在极高数据速率下，电信号通过铜走线传输时会面临日益严重的衰减和信号完整性挑战。为了在更长的电气传输路径上保持信号质量，可能需要额外的信号调理电路和功耗。
因此，光电集成的基本目标并非用光连接取代所有电连接，而是缩短高速电信号的传输距离，并在更靠近数据生成和接收器件的位置实现电信号与光信号之间的转换。
这有助于实现：
- 更高的带宽和带宽密度
- 更低的电气互连功耗
- 更长的光传输距离
共封装光学（CPO）进一步采用了这一思路，将光引擎置于电子交换或计算器件附近。与将光收发器置于设备前面板不同，电气与光学功能实现了更加紧密的集成。
让光学器件进一步靠近芯片
光互连的发展可以看作是光电转换点逐步向处理器或交换 ASIC 靠近的过程。
图 1 展示了这一发展历程：光学器件正逐步向核心处理单元靠近。每一代技术都在缩短交换 ASIC 与电信号转换为光信号的位置之间的铜质传输路径。
可插拔光学器件
光收发器位于设备前面板。因此，电信号需要从 ASIC 经过封装和电路板传输，才能到达光学接口。
板载光学器件
光引擎移至电路板上，从而缩短高速电气连接的长度。
近封装光学器件
光引擎被置于更靠近 ASIC 的位置，进一步缩短电气传输路径。
共封装光学 (CPO)
光学与电子功能集成于同一封装内，将剩余的高速电气传输距离降至最低。
光学器件越靠近电子器件，从带宽密度和电气 I/O 的角度来看，这种架构就越具吸引力。但与此同时也存在一个重要的权衡：集成的复杂程度会显著增加。
这也正是 CPO 值得关注的关键所在。
CPO 面临的主要挑战
让光学器件更靠近 ASIC 可能解决一个问题，却也会带来其他一系列挑战。
热管理与激光器布局
交换 ASIC 可能产生大量热量，而许多光子器件对温度变化较为敏感。因此，将这些技术集成在一起会对热管理提出更高要求。
缓解这一热瓶颈需要将光引擎与 2.5D 和 3D 异构集成（HI）封装协同设计，并采用先进的热界面材料（TIM）或直接微流体冷却技术，将热量从对温度敏感的硅光子器件中导出。
激光光源还带来了另一个集成方面的问题。根据不同的架构，激光器可以与光子引擎集成，也可以位于外部，并通过光纤将光传输至封装内部。这一选择需要综合考虑温度、可靠性以及集成兼容性等因素。
光纤连接与光学对准
CPO 封装可能需要在非常有限的空间内实现大量光学连接。因此，要保持较低的光耦合损耗，需要在光纤、光子器件及其他光学结构之间实现精确且可重复的对准。
近年来，3D 光子封装领域的研究体现了当前正在探索的多种耦合方案，包括边缘耦合器、光栅耦合器、自由曲面耦合器、倏逝场耦合器以及其他方法。[8]
制造、良率与测试
CPO 将电子和光子器件集成在高度紧凑的组件中。这增加了需要协同可靠运行的接口数量和工艺步骤。
因此，测试需要从多个维度进行：电气、光学、机械和热学性能都至关重要。制造良率同样重要，因为其中一个集成器件的缺陷可能会影响整个封装的性能。
可维护性
运营模式也会随之改变。传统的可插拔光收发器可以独立拆卸和更换，而共封装光引擎与周围电子器件的集成更加紧密，使故障定位和现场维护变得复杂得多。为应对这一问题，业界标准越来越倾向于采用模块化光引擎，将其设计为现场可更换单元（FRU），在高集成密度与数据中心实际维护需求之间取得平衡。
标准与供应链
CPO 还依赖多种技术和供应商之间的协同，包括交换 ASIC、光子集成电路、激光器、光纤、封装技术以及热管理解决方案。
这意味着，实现互操作性和标准化接口对于构建可规模化的生态系统至关重要。光互连论坛（OIF）等行业组织正积极推进包括 CPO 在内的应用所需的电气和光学接口标准。[2]
因此，CPO 并非简单地消除某一个难题，而是将整个系统转向一系列联系更加紧密的挑战，涵盖光学、电子、封装、热管理、组装、测试和制造等多个方面。
而这或许是理解 CPO 技术下一步发展方向时最重要的一点。
CPO 为何历经如此长时间才走向成熟？
CPO 背后的基本理念并不新颖：将光学接口移至更靠近电子器件的位置，缩短电气传输路径，并降低高速电气互连所承受的负担。
那么，为什么 CPO 从研究概念走向商业化部署需要如此长的时间？
一个重要原因在于，成熟的替代方案一直难以被超越。
可插拔光学器件在性能、模块化、现场可维护性和运营灵活性之间实现了出色的平衡。出现故障的光学模块可以在无需更换整个交换机的情况下进行更换，光学容量也可以独立于电子器件进行扩展或调整。
这种便利性至关重要。
与此同时，硅光子学及相关技术也在稳步发展。硅光子学的研究可追溯至 20 世纪 80 年代末和 90 年代初。此后，无源器件、调制器、探测器、光源和系统集成等方面不断取得进展，逐步将这一概念发展成为实用的技术平台。
其中一些里程碑意义重大。2004 年，英特尔展示了工作频率超过 1 GHz 的硅光调制器。2010 年，英特尔展示了完整的硅光子链路，通过集成式激光器利用四个 12.5 Gb/s 的光通道实现了 50 Gb/s 的数据传输。[4,5]
这些发展成果表明，硅可以在高带宽光通信中发挥重要作用。但真正的挑战从来都不只是光子技术本身。
封装、热管理、光纤连接、对准、测试以及异构集成等方面也都需要同步走向成熟。
为何 CPO 最终成为发展方向
多年来，CPO 在技术上一直具有吸引力，但在实际运营方面却比成熟的可插拔解决方案更加复杂。
如今，这种平衡正在发生变化。
电气接口速率持续提升，业界已经在推进每通道 224 Gb/s 的电气信号传输速率，用于包括 AI/ML、以太网、线性可插拔光学（LPO）、近封装光学（NPO）和共封装光学（CPO）在内的应用。[2] 近期研究还展示了总传输容量达 1.79 Tb/s 的硅光子引擎，通过八个 224 Gb/s 通道实现数据传输，进一步证明了面向 CPO 应用的高密度光引擎具有可行性。[6]
随着电气链路速率不断提升，通过日益延长的电气传输路径传输信号所面临的局限性也变得越来越难以忽视。
这并不意味着 CPO 将在所有场景中取代可插拔光学器件。不同的架构仍将在性能、成本、可维护性和系统设计等方面提供不同的权衡。
但将光电转换进一步靠近数据源的需求正在不断增加。
从这个意义上说，CPO 或许终于具备了多年来所欠缺的条件：一个足够庞大的系统级问题，使其集成复杂性变得合理且必要。
光子技术或许早已为 CPO 做好准备，但完整的制造生态系统尚未成熟。
这也引出了下一阶段发展中最重要的问题之一：
如何以规模化生产所需的灵活性、精度和重复性，制造日益复杂的光电封装？
光刻技术在其中发挥的作用
CPO 封装可以集成电子裸片、光子集成电路、光纤、光学耦合器、中介层以及其他采用不同材料和工艺制造的结构。
这些组件的尺寸、高度、对准基准或制造工艺历程不一定相同。
这正是光刻技术发挥作用的地方。
并不是因为光刻技术能够解决 CPO 面临的所有挑战，而是因为 CPO 所带来的一些制造难题，本质上属于图形化和集成方面的问题。
其中有两项能力尤其值得关注：
光束塑形
以及
根据实际封装调整图形。
这两项能力密切相关，但所应对的挑战并不相同。
光束塑形
在硅波导、光纤或其他波导结构之间实现高效的光传输，是光子封装中的核心挑战之一。
这些器件的光学模式和物理尺寸可能存在显著差异，因此需要专门的耦合结构来实现高效的光传输。近期关于 3D 光子封装的综述指出，目前正在研究多种耦合方案，包括边缘耦合器、光栅耦合器、自由曲面耦合器以及其他三维结构。[8]
灰度光刻提供了一种制造此类三维和 2.5D 结构的方法。
与传统的二元光刻不同，灰度曝光通过改变局部曝光剂量，使形成的光刻胶轮廓能够呈现多个深度层级或连续变化的表面形貌。这使得微透镜、棱镜、衍射元件和自由曲面等结构能够在单层图形化光刻胶中实现制造。
根据具体工艺的不同，这些结构既可以作为功能性光学元件直接使用，也可以作为后续图形转移和复制工艺的母模。[11,12]
这对于 CPO 尤其值得关注，因为光学耦合并不一定是一个平面二维问题。
封装本身是三维的，光路也是三维的。因此，制造方法也越来越需要适应这一实际情况。
近期研究还展示了越来越多用于 3D 集成光子封装的先进波导间耦合和自由曲面耦合方案。[8]
与此同时，多层光学结构的发展表明，经过精确控制的表面轮廓可以为光操控提供更多自由度。[13]
重要的是，并非未来的每一种 CPO 封装都需要采用灰度光刻技术。
而是随着光子封装日益复杂，能够以数字方式塑造光学表面的能力在越来越多的应用中展现出重要价值。
无需更换掩模即可更改设计
第二个挑战则截然不同。
CPO 是一个异构集成问题。器件在放置过程中可能存在微小的位置偏差，基板可能发生翘曲，而最终封装也可能与布局设计阶段所采用的理想化设计存在差异。
传统光掩模代表一个固定的图形。当基板几何形状和对准关系得到严格控制时，这种方式可以发挥出色的效果。
无掩模光刻提供了一种不同的方法。
由于曝光图形由数字方式生成，因此无需重新制作光掩模即可更改布局。在开发阶段，这可以显著简化设计迭代和工艺优化。
更重要的是，对于先进封装而言，直写系统可以利用测量得到的基板和器件位置调整曝光，使曝光图形适应实际样品，而无需假设每个封装都完全相同。
当异构集成导致器件位置或基板几何形状出现差异时，这种方法尤其有用。
因此，无掩模光刻的优势并不仅仅在于无需使用掩模。
其更大的价值在于工艺灵活性。
它使所写入的图形能够根据实际基板、实际封装以及实际制造条件进行调整，同时还能实现定制化的 3D 微光学结构，满足刚性光掩模难以实现的应用需求。
随着封装架构日益异构化，这一区别将变得越来越重要。
从平面图形到 3D 集成
这些能力的结合预示着制造理念正在发生更广泛的转变。
传统光刻技术在结构为平面、尺寸标准化，并且图形与基板之间的相对关系受到严格控制时，具有极高的优势。
CPO 则推动着技术向相反的方向发展。
它将不同的材料、器件、光路、高度和接口集成于同一个封装中。
数字化图形化和灰度表面控制并非要取代传统光刻，而是拓展其应用范围。在高密度异构封装中，微米级的器件位置误差和裸片偏移难以避免。自适应对准技术可以读取基板的实时表面形貌，并根据器件的实际位置进行图形写入，而不是按照设计布局中的理想位置进行写入，从而精确形成互连结构。
这可以涵盖从光学耦合结构和微光学器件，到聚合物波导、光学重布线结构以及其他封装级光子接口等多种应用。[9]
而这正是 CPO 的发展开始与先进光刻技术直接产生联系的地方。
展望未来
CPO 通常被描述为一种光互连技术。
但从制造的角度来看，它同样是一项封装与集成方面的挑战。
光学器件越靠近电子器件，对对准、热行为、光学耦合和组装过程中各种偏差的容忍度就越低。
这不仅要求开发性能更优的光子器件，也需要能够适应日益复杂和异构结构的制造工艺。
灰度光刻可以帮助实现光束塑形。
自适应光刻可以帮助根据封装的实际情况调整图形。
两者共同体现出一个更广泛的趋势：随着光子集成朝着更加三维化和异构化的方向发展，光刻技术本身也可以变得更加灵活，并实现数字化控制。
而这或许正是将具有发展潜力的 CPO 架构转化为可规模化制造工艺所需的关键能力之一。
参考文献
- J. H. Lau, “Co-Packaged Optics – Heterogeneous Integration of Chiplets (Switch, Photonic IC, and Electronic IC),” Journal of Microelectronics and Electronic Packaging, vol. 22, no. 4, pp. 93–104, 2025. https://doi.org/10.4071/001c.154275.
- Optical Internetworking Forum (OIF), “Next Generation CEI-224G Framework,” OIF-FD-CEI-224G-01.0, February 2022.
- Optical Internetworking Forum (OIF), “Common Electrical I/O (CEI)-224G-Linear,” current technical work, 2025–2026.
- A. Liu, R. Jones, L. Liao, D. Samara-Rubio, D. Rubin, O. Cohen, R. Nicolaescu, and M. Paniccia, “A high-speed silicon optical modulator based on a metal–oxide–semiconductor capacitor,” Nature, vol. 427, pp. 615–618, 2004. https://doi.org/10.1038/nature02310.
- Intel Corporation, “Intel Milestone Confirms Light Beams Can Replace Electronic Signals for Future Computers: Intel Creates World’s First End-to-End Silicon Photonics Connection with Integrated Lasers,” July 27, 2010.
- X. Li, S. B. N. Gourikutty, J. Q. Wu, T. G. Lim, P. Guo, J. C. Davies, E. S. C. Koh, B. L. Lau, M. C. Jong, S. C. Chong, S. San, C. Li, G.-Q. Lo, S. Bhattacharya, and J. T.-Y. Liow, “1.6 Tbps FOWLP-Based Silicon Photonic Engine for Co-Packaged Optics,” Journal of Lightwave Technology, vol. 43, no. 4, pp. 1979–1986, 2025. https://doi.org/10.1109/JLT.2024.3493855.
- J. Q. Wu, S. B. N. Gourikutty, B. He, R. Mandal, B. L. Lau, M. C. Jong, S. San, X. Li, H. Li, T. G. Lim, J. T.-Y. Liow, and S. Bhattacharya, “Cost-effective, high-performance heterogeneous integration for 6.4T and beyond 224Gbps/lane co-packaged-optical engines for AI/ML and data center,” Proceedings of SPIE, vol. 13905, 139050H, 2026. https://doi.org/10.1117/12.3085221.
- D. Weninger, S. Serna, L. Ranno, L. Kimerling, and A. Agarwal, “Advances in waveguide to waveguide couplers for 3D integrated photonic packaging,” Light: Science & Applications, vol. 15, art. 17, 2026. https://doi.org/10.1038/s41377-025-02048-w.
- J. Van Asch et al., “Low-loss Integration of High-Density Polymer Waveguides with Silicon Photonics for Co-Packaged Optics,” Optica, vol. 12, no. 6, pp. 821–830, 2025. https://doi.org/10.1364/OPTICA.559260.
- A. Bouchouri, M. N. Akram, P. A. Øhlckers, and X. Chen, “Optimization of Grayscale Lithography for the Fabrication of Flat Diffractive Infrared Lenses on Silicon Wafers,” Micromachines, vol. 15, no. 7, art. 866, 2024. https://doi.org/10.3390/mi15070866.
- C. Schuster, M. Heinrich, M. Herder, S. Grützner, A. Voigt, A. Schleunitz, and G. Grützner, “Advancing greyscale lithography and pattern transfer of 2.5D structures using ma-P 1200G resist series,” White Paper, micro resist technology GmbH, Berlin, Germany, 2022.
- F. Nakamura, K. Suzuki, A. Noriki, and T. Amano, “Micromirror fabrication for co-packaged optics using 3D nanoimprint technology,” Journal of Vacuum Science & Technology B, vol. 40, no. 6, art. 063203, 2022. https://doi.org/10.1116/6.0002119.
- M. Glauser, S. J. W. Vonk, D. B. Seda et al., “Fourier pixels for bidirectional light control,” Nature, vol. 655, pp. 87–92, 2026. https://doi.org/10.1038/s41586-026-10681-7.
- C. Minkenberg, R. Krishnaswamy, A. Zilkie, and D. Nelson, “Co-packaged datacenter optics: Opportunities and challenges,” IET Optoelectronics, vol. 15, pp. 77–91, 2021. https://doi.org/10.1049/ote2.12020.
